AMD wykorzystało duże pamięci podręczne z dobrym skutkiem zarówno w swoich procesorach „Zen 3”, takich jak Ryzen 7 5800X3D, gdzie są one nazywane 3D Vertical Cache (3D V-cache); a także oddzielne procesory graficzne Radeon RX 6000, które nazywają się Infinity Cache. Jedyną znaną różnicą między nimi jest to, że ten drugi jest w pełni gotowy do pracy, podczas gdy ten pierwszy jest ułożony na wierzchu istniejącego krzemowego IP. Teraz doniesiono, że „Phoenix” rzeczywiście będzie zawierał ułożoną w stos 3D V-cache.
Dokładna funkcja tego nie jest znana — czy służy jako pamięć podręczna ostatniego poziomu dla procesora lub iGPU. Architektura APU AMD różni się od procesorów Intela, które mają iGPU. W układach Intela pamięć podręczna L3 służy jako obszar miejski dla całego SoC, przy czym każdy blok IP stanowi część pamięci podręcznej L3, która tworzy funkcjonalnie ciągłą pamięć podręczną, którą wszystkie bloki IP mogą w równym stopniu adresować w sieci Ring Bus. W układach APU AMD, takich jak „Cezanne” lub „Rembrandt”, pamięć podręczna L3 jest częścią CCX (kompleks rdzeni procesora) i służy wyłącznie jako pamięć podręczna ostatniego poziomu dla rdzeni procesora. iGPU ma własną LLC, a interkonekt Infinity Fabric jest eterem łączącym wszystkie bloki IP na krzemie.
Oczywistym kierunkiem rozwoju przyszłych APU może być ujednolicenie pamięci podręcznej ostatniego poziomu dla CCX i iGPU, pod warunkiem, że pamięć podręczna jest wystarczająco duża dla tej funkcji — i można to osiągnąć za pomocą pamięci podręcznej ułożonej w stos. GPU RDNA2 z wydajnością rywalizującą z GPU RTX 3060 do laptopów, Radeon RX 6650M XT, oparty na krzemie „Navi 23”, ma 32 MB pamięci podręcznej Infinity. Oznacza to, że przy pewnym sprytnym zarządzaniu pamięcią podręczną, LLC w pobliżu 64 MB może stać się wykonalne dla APU.