SK Hynix zaprezentuje swoje GDDR7, 16-warstwowe stosy HBM3E o pojemności 48 GB i pamięć LPDDR5T-10533 na targach IEEE-SSCC

Samsung nie jest jedynym koreańskim gigantem pamięci, który zaprezentuje swoją najnowszą technologię na nadchodzącej konferencji IEEE Solid State Circuit Conference (SSCC) w lutym 2024 r.; dołączy do niego SK Hynix, który zademonstruje konkurencyjne technologie zarówno w swoich liniach pamięci ulotnej, jak i nieulotnej. Na początek SK Hynix będzie drugą firmą, która zaprezentuje układ pamięci GDDR7, po Samsungu. Układ SK Hynix może osiągnąć prędkość 35,4 Gb/s, czyli mniej niż 37 Gb/s, które prezentuje Samsung, ale przy tej samej gęstości 16 Gb/s. Gęstość ta umożliwia rozmieszczenie 16 GB pamięci wideo na 256-bitowej magistrali pamięci. Nie wszystkie procesory graficzne nowej generacji osiągną maksymalną prędkość 37 Gb/s, niektóre mogą działać z niższymi prędkościami pamięci, a w ofercie produktów SK Hynix znajdują się odpowiednie opcje. Podobnie jak Samsung, SK Hynix wdraża sygnalizację we/wy PAM3 i zastrzeżoną architekturę o niskim poborze mocy (choć firma nie chce szczegółowo określić, czy jest ona podobna do czterech stanów taktowania o niskiej prędkości, jakie są stosowane w chipach Samsunga).

GDDR7 z pewnością zdominuje następną generację kart graficznych w segmencie gier i rozwiązań pro-vis; jednakże rynek procesorów AI HPC będzie w dalszym ciągu w dużym stopniu opierał się na HBM3E. SK Hynix wprowadziło w tym zakresie innowację i zaprezentuje nowy stos HBM3E o wysokości 16 GB i pojemności 48 GB (384 Gbit), który umożliwia przepływność 1280 GB/s na pojedynczym stosie. Procesor z choćby czterema takimi stosami będzie miał 192 GB pamięci przy przepustowości 5,12 TB/s. W stosie zastosowano nowy, wszechstronny projekt zasilania TSV (przez krzem) oraz 6-fazowy schemat RDQS (stroboskop kolejki odczytu danych) w celu optymalizacji obszaru TSV. Na koniec sesje SK Hynix obejmą także pierwszą demonstrację ambitnego standardu pamięci LPDDR5T (LPDDR5 Turbo) przeznaczonego dla smartfonów, tabletów oraz cienkich i lekkich notebooków. Układ ten osiąga szybkość transmisji danych 10,5 Gb/s na pin i napięcie DRAM 1,05 V. Tak wysokie prędkości transmisji danych są możliwe dzięki opatentowanej technologii pasożytniczej redukcji pojemności oraz technologii odbiornika kalibrowanego z przesunięciem napięcia.