Rdzeń procesora RISC-V X100, AIA i APLIC obsługujące wirtualizację przerwań, IOMMU obsługujące wirtualizację pamięci, IOPMP obsługujące funkcje bezpieczeństwa, LPC i eSPI obsługujące komunikację z głównymi BMC itp.
- 64-bitowy rdzeń procesora RISC-V klasy serwerowej X100 zapewnia wydajność pojedynczego rdzenia na poziomie >9 punktów/GHz w trybie SPECINT2006 przy 2,5 GHz 12 nm. X100 obsługuje profil RVA23, pełną wirtualizację (Hypervisor 1.0, AIA 1.0, IOMMU), funkcje RAS, rozszerzenie Vector 1.0, szyfrowanie i deszyfrowanie wektorów, bezpieczeństwo, 64-rdzeniowe połączenie wzajemne i wiele więcej.
- IP IOMMU jest zgodny ze specyfikacją architektury RISC-V IOMMU i interfejsem AXI4-Stream DTI, obsługując konfigurowalne DID, PID, adres wirtualny, szerokość adresu fizycznego i różne poziomy rozmiarów pamięci podręcznej translacji. Można go elastycznie zintegrować z różnymi lokalizacjami w systemie magistrali SoC, aby umożliwić rozproszoną wirtualizację urządzeń peryferyjnych i przyspieszenie akceleratora.
Kluczowe podsystemy:
Obejmuje podsystem procesora, podsystem magistrali, podsystem IOMMU, podsystem przerwań, podsystem debugowania i śledzenia, podsystem zegara i resetowania, podsystem zarządzania i kontroli RMU itp., Realizując w ten sposób rozwój platformy chipów procesora serwera.
Postęp prac badawczo-rozwojowych nad oprogramowaniem:
W oparciu o samodzielnie opracowaną platformę chipową procesora serwerowego zakończono prace nad oprogramowaniem sprzętowym platformy serwerowej zgodnym ze specyfikacją RISC-V BRS Spec. Obejmuje to openSBI/UEFI (BIOS)/Linux i inne oprogramowanie niskiego poziomu, które spełnia wymagania Supervisor Binary Interface (SBI), UEFI (BIOS), SMBIOS, ACPI i inne specyfikacje. System operacyjny Linux został dostosowany i przeniesiony oraz obsługuje bezpieczny system operacyjny OP-TEE zgodny ze standardem GlobalPlatform. Oprogramowanie sprzętowe platformy i system operacyjny można teraz z powodzeniem uruchomić i zademonstrować na układzie FPGA platformy chipowej procesora serwera.