Zbudowane na architekturze podobnej do 3D i z koncepcją koncepcji, których oczekuje się układy testowe w 2026 r., Nowe projekty 1T1C i 3T0C łączą wydajność DRAM z produkcją NAND, umożliwiając opłacalną produkcję o wysokiej wydajności z gęstościami do 512 GB-10-krotna poprawa w stosunku do konwencjonalnej DRAM.
„Wraz z wprowadzeniem 1T1C i 3T0C 3D X-Dram, na nowo definiujemy to, co jest możliwe w technologii pamięci”-powiedział Andy Hsu, założyciel i dyrektor generalny NEO Semiconductor. „Ta innowacja przekracza ograniczenia skalowania dzisiejszego DRAM i pozycjonuje Neo jako fermentarza w pamięci nowej generacji”.
Kluczowe funkcje i korzyści:
- Niezrównane retencja i wydajność – dzięki technologii kanału IGZO, symulacje komórek 1T1C i 3T0C pokazują czas retencji do 450 sekund, co dramatycznie zmniejszając moc odświeżania.
- Weryfikowane przez symulację-symulacje TCAD (projektowanie komputerowe) potwierdzają szybkie 10-nanosekundowe prędkości odczytu/zapisu i ponad 450-sekundowe czas retencji.
- Przyjazny dla produkcji – wykorzystuje zmodyfikowany proces 3D NAND, z minimalnymi zmianami, umożliwiając pełną skalowalność i szybką integrację z istniejącymi linkami produkcyjnymi DRAM.
- Ultra -wysoka przepustowość – wykorzystuje unikalne architektury tablicy do wiązania hybrydowego, aby znacznie zwiększyć przepustowość pamięci przy jednoczesnym zmniejszeniu zużycia energii.
- Wysoka wydajność dla zaawansowanych obciążeń-zaprojektowanych dla sztucznej inteligencji, przetwarzania krawędzi i przetwarzania w pamięci, z niezawodnym dostępem szybkim i zmniejszonym zużyciem energii.
Rozszerzanie rodziny 3D X-Dram:
Platforma technologiczna Neo Semiconductor obejmuje teraz trzy warianty X-Drama 3D:
- 1T1C (jeden tranzystor, jeden kondensator) – Podstawowe rozwiązanie dla DRAM o wysokiej gęstości, w pełni kompatybilne z głównym nurtem DRAM i map drogowych HBM.
- 3T0C (trzy tranzystor, kondensator zerowy)-zoptymalizowany do operacji wykrywania prądu, idealny do AI i obliczeń w pamięci.
- 1T0C (jeden tranzystor, kondensator zerowy)-struktura komórki o pływającym ciała odpowiednią do DRAM o dużej gęstości, obliczeń w pamięci, pamięci hybrydowej i architektury logicznej.
Neo Semiconductor weźmie udział w 17. Międzynarodowych Warsztatach pamięci IEEE, 18–21 maja 2025 r. W Monterey, Kalifornia, USA.