Model 950PR zawiera 128 GB własnej pamięci HBM o przepustowości około 1,6 TB/s, natomiast model 950DT zwiększa pamięć do 144 GB i zwiększa przepustowość do prawie 4 TB/s. Obydwa chipy celują w jeden PetaFLOP z 8. PR i dwa PetaFLOPS z 4. PR. Strategia konkurencyjna Huawei kładzie nacisk na gęste opakowanie i agresywną sieć, zamiast polegać wyłącznie na surowej wydajności na chipie. Nie mamy informacji na temat wyboru węzła, ale prawdopodobnie tak będzie Najnowszy węzeł N+3 firmy SMIC z elementami klasy 5 nm. Chińczycy oficjalnie rozpoczęli produkcję seryjną swojego najnowszego węzła w procesie technologicznym 5 nm, wykorzystującego głębokie ultrafiolet (DUV) do produkcji krzemu. Ponieważ pierwszym klientem N+3 był Huawei z Kirin 9030 SoC, logiczne jest, że ważniejsza rodzina akceleratorów Ascend AI jest produkowana przy użyciu tego samego węzła.
Badając chip, obserwujemy dwie matryce połączone w moduł wielochipowy, w którym znajdują się dwie dodatkowe matryce krzemowe. Prawdopodobnie działają one jako moduły we/wy i moduły sieciowe, łączące się z ogromnymi urządzeniami SuperPoD i SuperClusters zbudowanymi z tych komponentów. Jest to połączone nowym protokołem połączeń Lingqu i łączami optycznymi zaprojektowanymi do łączenia setek tysięcy kart Ascend 950. Wokół gołego krzemu znajduje się coś przypominającego hybrydę pamięci LPDDR/HBM, która jest prawdopodobnie własną pamięcią HBM Huawei. Firma prawdopodobnie pakuje te moduły HBM jako samodzielne chipy i po prostu układa je w stosy w opakowaniu.